LCMXO2280C-4TN144C FPGA – Field Programmable Gate Array 2280 LUT 113 IO 1.8 /2.5/3.3V -4 Spd
♠ Deskripsi Produk
Atribut Produk | Nilai Atribut |
Pabrikan: | Kisi |
Kategori Produk: | FPGA - Rangkaian Gerbang Terprogram Lapangan |
Standar RoHS: | Rincian |
Seri: | LCMXO2280C |
Jumlah Elemen Logika: | 2280 LU |
Jumlah I/O: | 113 masukan/keluaran |
Tegangan Suplai - Min: | 1,71 V |
Tegangan Pasokan - Maks: | 3.465 V |
Suhu Operasional Minimum: | 0 derajat Celcius |
Suhu Operasional Maksimum: | + 85 derajat Celcius |
Kecepatan Data: | - |
Jumlah Transceiver: | - |
Gaya Pemasangan: | SMD/SMT |
Paket/Kotak: | TQFP-144 |
Kemasan: | Baki |
Merek: | Kisi |
RAM terdistribusi: | 7,7 kbps |
RAM Blok Tertanam - EBR: | 27,6 kbps |
Tinggi: | 1,4 mm |
Panjang: | 20 mm |
Frekuensi Operasi Maksimum: | 550MHz |
Sensitif terhadap Kelembaban: | Ya |
Jumlah Blok Array Logika - LAB: | 285 LABORATORIUM |
Arus Suplai Operasional: | 23mA |
Tegangan Suplai Operasional: | Tegangan 1,8V/2,5V/3,3V |
Tipe Produk: | FPGA - Rangkaian Gerbang Terprogram Lapangan |
Jumlah Paket Pabrik: | 60 |
Subkategori: | IC Logika yang Dapat Diprogram |
Total Memori: | 35,3 kbps |
Lebar: | 20 mm |
Berat Satuan: | 1,319 gram |
Tidak mudah menguap, Dapat dikonfigurasi ulang tanpa batas
• Langsung menyala – menyala dalam hitungan mikrodetik
• Chip tunggal, tidak memerlukan memori konfigurasi eksternal
• Keamanan desain yang sangat baik, tidak ada aliran bit untuk dicegat
• Konfigurasi ulang logika berbasis SRAM dalam milidetik
• SRAM dan memori non-volatile yang dapat diprogram melalui port JTAG
• Mendukung pemrograman latar belakang memori non-volatil
Mode Tidur
• Memungkinkan pengurangan arus statis hingga 100x
Konfigurasi Ulang TransFR™ (TFR)
• Pembaruan logika di lapangan saat sistem beroperasi
Kepadatan Logika I/O Tinggi
• 256 hingga 2280 LUT4
• 73 hingga 271 I/O dengan opsi paket yang luas
• Migrasi kepadatan didukung
• Kemasan bebas timbal/sesuai RoHS
Memori Tertanam dan Terdistribusi
• Hingga 27,6 Kbits sysMEM™ Embedded Block RAM
• RAM terdistribusi hingga 7,7 Kbit
• Logika kontrol FIFO khusus
Buffer I/O Fleksibel
• Buffer sysIO™ yang dapat diprogram mendukung berbagai macam antarmuka:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– Kartu Kredit
– LVDS, Bus LVDS, LVPECL, RSDS
PLL sysCLOCK™
• Hingga dua PLL analog per perangkat
• Perkalian, pembagian, dan pergeseran fase jam
Dukungan Tingkat Sistem
• Pemindaian Batas Standar IEEE 1149.1
• Osilator terpasang
• Perangkat beroperasi dengan catu daya 3.3V, 2.5V, 1.8V atau 1.2V
• Pemrograman dalam sistem yang sesuai dengan IEEE 1532