LCMXO640C-3TN144I FPGA – Larik Gerbang yang Dapat Diprogram Lapangan 640 LUTS 113 I/0
♠ Deskripsi Produk
| Atribut Produk | Nilai Atribut |
| Pabrikan: | Kisi |
| Kategori Produk: | FPGA - Larik Gerbang yang Dapat Diprogram Lapangan |
| RoHS: | Detail |
| Seri: | LCMXO640C |
| Jumlah Elemen Logika: | 640 LE |
| Jumlah I/O: | 113 I/O |
| Tegangan Suplai - Min: | 1,71 V |
| Tegangan Suplai - Maks: | 3,465 V |
| Suhu Operasional Minimum: | - 40 C |
| Suhu Operasional Maksimum: | + 100 C |
| Kecepatan Data: | - |
| Jumlah Transceiver: | - |
| Gaya pemasangan: | SMD/SMT |
| Paket/Kasus: | TQFP-144 |
| Kemasan: | Baki |
| Merek: | Kisi |
| RAM yang didistribusikan: | 6,1 kbit |
| Tinggi: | 1,4 mm |
| Panjang: | 20 mm |
| Frekuensi Operasi Maksimum: | 500 MHz |
| Sensitif terhadap kelembaban: | Ya |
| Jumlah Blok Array Logika - LAB: | 80 LAB |
| Pasokan Operasi Saat Ini: | 17mA |
| Tegangan Pasokan Operasi: | 1,8 V/2,5 V/3,3 V |
| Tipe produk: | FPGA - Larik Gerbang yang Dapat Diprogram Lapangan |
| Jumlah Paket Pabrik: | 60 |
| Subkategori: | IC Logika yang Dapat Diprogram |
| Memori Total: | 6,1 kbit |
| Lebar: | 20 mm |
| Berat unit: | 1.319g |
Non-volatile, Dapat Dikonfigurasi Ulang Tanpa Batas
• Instant-on – menyala dalam mikrodetik
• Chip tunggal, tidak memerlukan memori konfigurasi eksternal
• Keamanan desain yang sangat baik, tidak ada aliran bit untuk mencegat
• Konfigurasi ulang logika berbasis SRAM dalam milidetik
• SRAM dan memori non-volatile yang dapat diprogram melalui port JTAG
• Mendukung pemrograman latar belakang memori non-volatile
Mode tidur
• Memungkinkan pengurangan arus statis hingga 100x
Rekonfigurasi TransFR™ (TFR)
• Pembaruan logika di lapangan saat sistem beroperasi
Kepadatan I/O ke Logika Tinggi
• 256 hingga 2280 LUT4d
• 73 hingga 271 I/O dengan opsi paket yang ekstensif
• Mendukung migrasi kepadatan
• Pengemasan yang memenuhi standar bebas timah/RoHS
Memori Tertanam dan Terdistribusi
• RAM Blok Tertanam sysMEM™ hingga 27,6 Kbit
• RAM terdistribusi hingga 7,7 Kbit
• Logika kontrol FIFO khusus
Penyangga I/O yang fleksibel
• Buffer sysIO™ yang dapat diprogram mendukung berbagai antarmuka:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL
• Hingga dua PLL analog per perangkat
• Jam perkalian, pembagian, dan pergeseran fasa
Dukungan Tingkat Sistem
• Pemindaian Batas Standar IEEE 1149.1
• Osilator terpasang
• Perangkat beroperasi dengan catu daya 3,3V, 2,5V, 1,8V, atau 1,2V
• Pemrograman dalam sistem yang sesuai dengan IEEE 1532
