Mikrokontroler SPC5634MF2MLQ80 32-bit – MCU NXP MCU 32-bit, inti Power Arch, Flash 1,5 MB, 80MHz, -40/+125degC, Kelas Otomotif, QFP 144
♠ Deskripsi Produk
| Atribut Produk | Nilai Atribut |
| Pabrikan: | NXP |
| Kategori Produk: | Mikrokontroler 32-bit - MCU |
| Standar RoHS: | Rincian |
| Seri: | MPC5634M |
| Gaya Pemasangan: | SMD/SMT |
| Paket/Kotak: | LQFP-144 |
| Inti: | e200z3 |
| Ukuran Memori Program: | 1,5 MB |
| Ukuran RAM Data: | 94kB |
| Lebar Bus Data: | 32bit |
| Resolusi ADC: | 2x 8bit/10bit/12bit |
| Frekuensi Jam Maksimum: | 80MHz |
| Jumlah I/O: | 80 masukan/keluaran |
| Tegangan Suplai - Min: | 1,14 V |
| Tegangan Pasokan - Maks: | 1,32 V |
| Suhu Operasional Minimum: | - 40 derajat Celcius |
| Suhu Operasional Maksimum: | + 150 derajat Celcius |
| Kualifikasi: | AEC-Q100 |
| Kemasan: | Baki |
| Tegangan Pasokan Analog: | 5,25 V. |
| Merek: | Semikonduktor NXP |
| Tipe RAM Data: | Bahasa Indonesia: SRAM |
| Tegangan I/O: | 5,25 V. |
| Sensitif terhadap Kelembaban: | Ya |
| Produk: | MCU |
| Tipe Produk: | Mikrokontroler 32-bit - MCU |
| Tipe Memori Program: | Kilatan |
| Jumlah Paket Pabrik: | 60 |
| Subkategori: | Mikrokontroler - MCU |
| Pengatur Waktu Pengawas: | Pengatur Waktu Pengawas |
| Bagian # Alias: | 935311091557 |
| Berat Satuan: | 1,319 gram |
♠ Mikrokontroler 32-bit - MCU
Mikrokontroler otomotif 32-bit ini adalah keluarga perangkat sistem-pada-chip (SoC) yang memuat semua fitur keluarga MPC5500 dan banyak fitur baru yang dipadukan dengan teknologi CMOS 90 nm berkinerja tinggi untuk memberikan pengurangan biaya per fitur yang substansial dan peningkatan kinerja yang signifikan. Inti prosesor host yang canggih dan hemat biaya dari keluarga pengontrol otomotif ini dibangun di atas teknologi Power Architecture®. Keluarga ini berisi penyempurnaan yang meningkatkan kesesuaian arsitektur dalam aplikasi tertanam, mencakup dukungan instruksi tambahan untuk pemrosesan sinyal digital (DSP), mengintegrasikan teknologi—seperti unit prosesor waktu yang disempurnakan, konverter analog-ke-digital yang ditingkatkan, Jaringan Area Pengontrol, dan sistem input-output modular yang disempurnakan—yang penting untuk aplikasi powertrain kelas bawah saat ini. Keluarga perangkat ini merupakan perluasan yang sepenuhnya kompatibel dengan keluarga MPC5500 Freescale. Perangkat ini memiliki hierarki memori satu tingkat yang terdiri dari SRAM on-chip hingga 94 KB dan memori flash internal hingga 1,5 MB. Perangkat ini juga memiliki antarmuka bus eksternal (EBI) untuk 'kalibrasi'. Antarmuka bus eksternal ini telah dirancang untuk mendukung sebagian besar memori standar yang digunakan dengan keluarga MPC5xx dan MPC55xx.
• Parameter Operasional
— Operasi statis penuh, 0 MHz– 80 MHz (ditambah modulasi frekuensi 2% – 82 MHz)
—–40 ℃ hingga 150 ℃ kisaran operasi suhu sambungan
— Desain daya rendah
– Disipasi daya kurang dari 400 mW (nominal)
– Dirancang untuk manajemen daya dinamis inti dan periferal
– Perangkat lunak yang mengendalikan pengaturan jam periferal
– Mode berhenti daya rendah, dengan semua jam berhenti
— Dibuat dalam proses 90 nm
— Logika internal 1,2 V
— Catu daya tunggal dengan 5,0 V -10％/+5% (4,5 V hingga 5,25 V) dengan regulator internal untuk menyediakan 3,3 V dan 1,2 V untuk inti
— Pin input dan output dengan rentang 5,0 V -10％/+5% (4,5 V hingga 5,25 V)
– Level sakelar CMOS VDDE 35%/65% (dengan histeresis)
– Histeresis yang dapat dipilih
– Kontrol laju kemiringan yang dapat dipilih
— Pin Nexus didukung oleh pasokan 3,3 V
— Dirancang dengan teknik pengurangan EMI
– Loop terkunci fase
– Modulasi frekuensi frekuensi jam sistem
– Kapasitansi bypass pada chip
– Laju kemiringan dan kekuatan penggerak yang dapat dipilih
• Prosesor inti e200z335 berkinerja tinggi
— Buku Arsitektur Daya 32-bit Model programmer E
— Peningkatan Pengkodean Panjang Variabel
– Memungkinkan set instruksi Arsitektur Daya untuk secara opsional dikodekan dalam instruksi campuran 16 dan 32-bit
– Menghasilkan ukuran kode yang lebih kecil
— CPU tunggal yang sesuai dengan teknologi Arsitektur Daya 32-bit
— Eksekusi dan pensiun sesuai urutan
— Penanganan pengecualian yang tepat
— Unit pemrosesan cabang
– Penambah perhitungan alamat cabang khusus
– Akselerasi cabang menggunakan Branch Lookahead Instruction Buffer
— Memuat/menyimpan unit
– Latensi beban satu siklus
– Sepenuhnya terhubung dengan jaringan pipa
– Dukungan Big dan Little Endian
– Dukungan akses yang tidak selaras
– Gelembung pipa tanpa beban pakai
— Tiga puluh dua register tujuan umum (GPR) 64-bit
— Unit manajemen memori (MMU) dengan buffer look-aside translasi (TLB) asosiatif penuh 16 entri
— Bus instruksi terpisah dan bus muat/simpan
— Dukungan interupsi vektor
— Latensi interupsi < 120 ns @ 80 MHz (diukur dari permintaan interupsi hingga eksekusi instruksi pertama dari penangan pengecualian interupsi)
